锆石科技社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 249|回复: 2

关于全局时钟的问题

[复制链接]

1

主题

17

帖子

1506

积分

金牌会员

Rank: 6Rank: 6

积分
1506
发表于 2017-8-1 21:47:30 | 显示全部楼层 |阅读模式
fpga假如 我写了个模块 然后时钟都是50m的 但是我在顶层模块中 用pll给倍频到了200m 然后应用到 该模块中 是不是可以理解为该模块下 所有的 时钟都是200m  
求问n

回复

使用道具 举报

发表于 2017-8-2 11:08:44 | 显示全部楼层
可以这么理解
回复 支持 反对

使用道具 举报

1

主题

17

帖子

1506

积分

金牌会员

Rank: 6Rank: 6

积分
1506
 楼主| 发表于 2017-8-3 09:10:28 | 显示全部楼层

多谢多谢多谢
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|锆石科技社区 ( 苏ICP备15059756号  

GMT+8, 2019-5-27 03:47 , Processed in 0.137068 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表