锆石科技社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 348|回复: 2

关于verilog语言,请大神解答

[复制链接]

11

主题

64

帖子

1211

积分

金牌会员

Rank: 6Rank: 6

积分
1211
发表于 2017-3-6 21:53:00 | 显示全部楼层 |阅读模式
在最近的学习中有两个问题,百思不得其解,请教一下:1、闪烁LED灯时有个例程,1s中闪一次那个,在时序仿真中发现时间差了一点,最后找到原因是由于计数不准的原因,原来好像是10000,这样就会导致时间多走了一个周期,改成9999就对了。但是我发现在后面的例程中,计数器设置的值都没有遵循这一原则,按键消抖和数码管显示由于时间不要求精确,我还可以理解,但是数字时钟中设置的1s定时器应该要求要精确的才对啊,为什么设置的SET_TIME都没有减1呢?

2、当signaltap2中某些寄存器为红色,无法察看时,我按照教程中讲的,在后面加了相关语句,为什么还是查看不了?

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复

使用道具 举报

发表于 2017-3-7 13:43:47 | 显示全部楼层
本帖最后由 锆石科技解答员 于 2017-3-7 13:46 编辑

1、数字时钟中设置的1s定时器没有减一是因为当时只考虑到了功能性,没考虑到精确性,后面我们会改进完善的。
2、防止编译器优化掉的语句有两条,这两条语句都可以使用一下尝试看看。如果这两条语句都不行,那么还有另外一种方法,就是将该信号声明成模块的输入或着输出端口就可以了,一般端口是不会被优化掉的。

回复 支持 反对

使用道具 举报

11

主题

64

帖子

1211

积分

金牌会员

Rank: 6Rank: 6

积分
1211
 楼主| 发表于 2017-3-8 22:47:23 | 显示全部楼层
2、两条语句我都试了,都不行,麻烦您看看图里我那么写对不对,就直接写在模块里是吧,不用在signaltap2中再设置吧?还是有的信号就是无论如何都不能避免被优化掉?
拉到输出端口确实可以,但是就是有点麻烦。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|锆石科技社区 ( 苏ICP备15059756号  

GMT+8, 2019-5-27 03:05 , Processed in 0.624190 second(s), 29 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表