锆石科技社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 206|回复: 1

仿真时的testBench怎么编写

[复制链接]

14

主题

66

帖子

1222

积分

金牌会员

Rank: 6Rank: 6

积分
1222
发表于 2016-11-9 16:53:21 来自手机 | 显示全部楼层 |阅读模式
视频和资料在讲解仿真时都是用复制粘贴的方式写testBench激励,可是当要仿真自己的新工程代码时该怎么编写激励呢?
回复

使用道具 举报

发表于 2016-11-10 11:10:09 | 显示全部楼层
testbench实际就是Verilog语言,只要掌握了Verilog语言,就可以使用Verilog来编写testbench。 (关于Verilog语言的学习,可以查看《HELLO FPGA - 硬件语法篇》)
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|锆石科技社区 ( 苏ICP备15059756号  

GMT+8, 2019-5-27 03:43 , Processed in 0.176805 second(s), 28 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表