锆石科技社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 339|回复: 3

FIFO memory

[复制链接]

5

主题

45

帖子

1151

积分

金牌会员

Rank: 6Rank: 6

积分
1151
发表于 2016-10-24 09:18:49 | 显示全部楼层 |阅读模式
您好!如图所示我想在FPGA中添加一个FIFO Memory!可否在IP CORE中添加一个FIFO Memory controller?还是只能用输入输出I/O来做?求大神指导

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复

使用道具 举报

发表于 2016-10-24 11:47:47 | 显示全部楼层
FIFO Memory IP核其实就是一个FIFO Memory controller,它可以控制FIFO并进行读写操作,具体如何读,以及如何写就要使用Verilog语言来进行操作了。FIFO的具体使用方法可以观看《软件工具篇》中的FIFO IP核的使用。
回复 支持 反对

使用道具 举报

5

主题

45

帖子

1151

积分

金牌会员

Rank: 6Rank: 6

积分
1151
 楼主| 发表于 2016-10-24 13:21:09 | 显示全部楼层
锆石科技解答员 发表于 2016-10-24 11:47
FIFO Memory IP核其实就是一个FIFO Memory controller,它可以控制FIFO并进行读写操作,具体如何读,以及如 ...

您好!现在是把FIFO Memory完成了!那么如何连接到我们所做的Qsys中去呢?Qsys是否有对应的接口呢?
回复 支持 反对

使用道具 举报

发表于 2016-10-24 16:16:55 | 显示全部楼层
kexue 发表于 2016-10-24 13:21
您好!现在是把FIFO Memory完成了!那么如何连接到我们所做的Qsys中去呢?Qsys是否有对应的接口呢?

Verilog有FIFO IP核,Qsys也有FIFO IP核的,你想用在Qsys中,你在Qsys中添加IP核使用就可以了。Qsys中的FIFO IP核,具体使用方法可以参考Qsys中FIFO IP核官方手册。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|锆石科技社区 ( 苏ICP备15059756号  

GMT+8, 2019-5-27 04:05 , Processed in 0.138942 second(s), 29 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表